Arquiteturas de Computadores e Hierarquias de Memória Avançadas

Resumo: Arquiteturas modernas de processador têm seu desempenho fortemente afetado pelas latências da hierarquia de memória. Este problema, conhecido como "Memory Gap Problem", tende a se agravar por causa da diferença observada nas últimas décadas entre a evolução do desempenho de processadores e memória. A evolução do desempenho dos processadores tem sido significativamente mais acentuada que a da hierarquia de memória, o que impõe um continuado esforço de pesquisa no sentido de diminuir o efeito da latência de memória no desempenho dos sistemas computacionais. Neste trabalho de pesquisa investigaremos novos mecanismos de detecção dinâmica (durante a execução do código) de oportunidades de redução do efeito da latência no desempenho de sistemas computacionais. Nós usaremos uma abordagem experimental nesta investigação. Para isso, faremos uso de ambientes de simulação de arquiteturas do conjunto de instruções disponíveis publicamente e com código aberto (da ISA IA-32, por exemplo), além de nossos simuladores baseados no simplescalar. Este trabalho de pesquisa é motivado por resultados recentes que obtivemos com nossos simuladores da arquitetura Dynamically Trace Scheduling VLIW (DTSVLIW). Esta arquitetura explora a localidade dinâmica de execução do código para extrair paralelismo no nível de instrução (Instruction Level-Parallelism - ILP). Em nossos estudos experimentais, verificamos que a DTSVLIW sofre mais fortemente os efeitos da latência da hierarquia de memória que a arquitetura Super Escalar. Contudo, sem estes efeitos, a DTSVLIW teria um desempenho significativamente melhor que a Super Escalar, tanto em termos de sua capacidade de exploração do ILP quanto da sua eficiência energética (consumo de energia por instrução) - nossos experimentos mostraram que o consumo de energia por instrução também é fortemente afetado pela hierarquia de memória. Por essa razão, estaremos também estudando mecanismos para o aumento da eficiência energética no uso da hierarquia de memória. Além do trabalho de pesquisa discutido acima, durante este projeto de pesquisa estaremos orientando alunos de graduação, mestrado e doutorado em outros tópicos relacionados a arquiteturas avançadas de processador, computação de alto desempenho e à cognição visual artificial, áreas de grande interesse dos alunos do Mestrado em Informática e do Mestrado e Doutorado em Engenharia Elétrica da UFES.

Data de início: 01/03/2005
Prazo (meses): 24

Participantes:

Papel	Nome
Aluno Doutorado	FÁBIO DAROS DE FREITAS
Aluno Mestrado	RAPHAEL VIVACQUA CARNEIRO
Aluno Mestrado	STIVEN SCHWANZ DIAS
Aluno Mestrado	FELIPE THOMAZ PEDRONI
Coordenador	ALBERTO FERREIRA DE SOUZA