Novas Arquiteturas de Alto Desempenho Baseadas no Escalonamento Dinâmico de Instruções

Resumo: ante a execução do código) de oportunidades para o escalonamento de instruções para execução em paralelo que não sejam fortemente afetados pela latência da hierarquia de memória. Este trabalho de pesquisa é motivado por resultados recentes que obtivemos com nossos simuladores da arquitetura Dynamically Trace Scheduling VLIW (DTSVLIW). Esta arquitetura explora a localidade dinâmica de execução do código para extrair paralelismo no nível de instrução (Instruction Level-Parallelism - ILP). Em nossos estudos experimentais, verificamos que a DTSVLIW sofre mais fortemente os efeitos da latência da hierarquia de memória que as arquiteturas Super Escalar e Trace Cache. Contudo, sem estes efeitos, a DTSVLIW teria um desempenho significativamente melhor que o das arquiteturas Super Escalar e Trace Cache, tanto em termos de sua capacidade de exploração do ILP, quanto da sua eficiência energética (consumo de energia por instrução). O objetivo deste projeto de pesquisa é investigar mecanismos que permitam a tradução dinâmica, via hardware, de código escalar de arquiteturas do conjunto de instruções existentes para código EDGE (Explicit Data Graph Execution), para posterior execução em uma máquina EDGE também dinamicamente. Para isso, usaremos nossa experiência com a arquitetura DTSVLIW que, de modo equivalente ao que propomos investigar, traduz código escalar para código VLIW e posteriormente executa este código em modo VLIW, dinamicamente. Nós acreditamos que uma máquina EDGE será menos afetada pela latência da hierarquia de memória e, se traduzirmos código escalar existente para esta arquitetura, permitiremos compatibilidade de código para traz. Nós usaremos uma abordagem experimental nesta investigação. Para isso, faremos uso de ambientes de simulação de arquiteturas do conjunto de instruções disponíveis publicamente e com código aberto (da ISA IA-32, por exemplo), além de nossos simuladores baseados no simplescalar.

Data de início: 01/03/2005
Prazo (meses): 24

Participantes:

Papel	Nome
Coordenador	ALBERTO FERREIRA DE SOUZA