MECANISMOS DE SINCRONIZAÇÃO DISTRIBUÍDA PARA CLUSTERS IMPLEMENTADOS EM HARDWARE

Nome: Sotério Ferreira de Souza
Tipo: Dissertação de mestrado acadêmico
Data de publicação: 30/06/2005
Orientador:

Nomeordem decrescente Papel
Alberto Ferreira De Souza Orientador

Banca:

Nomeordem decrescente Papel
Alberto Ferreira De Souza Orientador
Claudio Luis de Amorim Examinador Externo
Hans Jorg Andreas Schneebeli Examinador Interno
Neyval Costa Reis Jr. Coorientador

Resumo: A grande demanda por computação de alto-desempenho gerada por classes importantes de aplicações e os avanços obtidos no desempenho de redes de interconexão e microprocessadores, têm incentivado a pesquisa sobre a utilização de agrupamentos de microcomputadores ligados em rede como plataforma para computação paralela de alto-desempenho. Um dos modelos arquiteturais utilizados em computação paralela é o de memória compartilhada, que é adequado para muitas aplicações, desde que mecanismos eficientes de sincronização do acesso à memória compartilhada estejam presentes na máquina paralela.
O modelo arquitetural de memória compartilhada pode ser implementado em software, hardware ou em uma combinação dos dois. No caso de agrupamentos de computadores ligados em rede ou clusters, a memória física está distribuída, mas a infra-estrutura disponível para implementação do sistema de memória virtual mais software de sincronização podem ser utilizados para implementar, por software, sistemas que dão ao programador a abstração de uma arquitetura com memória compartilhada em uma máquina com memória distribuída (Software Distributed Shared Memory S-DSMs). No entanto, a sobrecarga da rede de comunicação de dados gerada pela emulação de uma memória global compartilhada em um hardware onde a memória está de fato distribuída limita o desempenho destes sistemas. Esta deficiência nos motivou a desenvolver este trabalho, no qual implementamos, em hardware programável (em Field-Programmable Gate Array- FPGA), algumas primitivas de sincronização necessárias para a implantação de S-DSM. Este hardware, na forma de placas de desenvolvimento FPGA e cabos de interconexão, implementa uma rede auxiliar que funciona em paralelo com a rede de comunicação de dados. Esta rede auxiliar permite realizar importantes tarefas de sincronização necessárias à implementação de S-DSM, liberando a rede de dados da necessidade do apoio a elas.
Para avaliar nosso sistema de sincronização implementado em hardware realizamos experimentos comparando o tempo de execução das tarefas de sincronização necessárias à S-DSM com e sem nosso hardware de sincronização. Os resultados mostraram que nosso sistema de sincronização realiza estas tarefas de sincronização mais de 40 vezes mais rápido do que por software utilizando a rede de comunicação de dados.

Acesso à informação
Transparência Pública

© 2013 Universidade Federal do Espírito Santo. Todos os direitos reservados.
Av. Fernando Ferrari, 514 - Goiabeiras, Vitória - ES | CEP 29075-910